《高级ASIC芯片综合》是2007年由清华大学出版社引进出版的专业技术图书，作者为Himanshu Bhatnagar。该书系统介绍了基于Synopsys工具的先进ASIC设计方法与流程，至今仍是集成电路设计领域的重要参考著作。
内容简介
本书第二版翻译版全面阐述了利用Synopsys工具链进行ASIC芯片综合、物理综合、形式验证与静态时序分析的现代技术。针对超深亚微米（VDSM）工艺带来的挑战，本书深入探讨了完整ASIC设计流程的解决方案，重点关注实际应用中如何通过Synopsys工具解决VDSM环境下的设计难题。
读者将通过本书掌握处理复杂亚微米ASIC的设计方法论，内容包括HDL编码规范、综合优化策略、动态仿真技术、形式验证方法、DFT扫描插入、布局布线集成、物理综合与静态时序分析等关键环节。书中不仅详细分析了设计流程中各阶段可能遇到的问题，还提供了具体的解决方案，特别对时钟树综合和布局相关议题进行了重点剖析。本书还深入解读了Synopsys基础工艺库配置、HDL编码最佳实践以及优化综合结果的专业技巧。
作者简介
Himanshu Bhatnagar曾任加州新港海滩科胜讯系统公司（Conexant Systems）ASIC设计团队负责人。科胜讯公司作为全球领先的通信半导体供应商，为其提供了丰富的产业实践平台。Himanshu在运用Synopsys等EDA工具构建新一代ASIC设计方法论方面具有深厚经验。
在加入科胜讯之前，作者曾任职于新加坡ST微电子公司（总部位于法国格勒诺布尔）。他先后获得英国威尔士斯旺西大学电子与计算机科学学士学位，以及美国南卡罗来纳州克莱姆森大学超大规模集成电路设计硕士学位。
目录结构
第1章 ASIC设计方法学
第2章 静态时序分析与综合入门指南
第3章 基础概念解析
第4章 Synopsys工艺库详解
第5章 设计划分与编码风格
第6章 设计约束策略
第7章 设计优化技术
第8章 可测性设计实现
第9章 布局布线集成与布图后优化（含时钟树插入）
第10章 物理综合实践
第11章 SDF生成与动态时序仿真
第12章 PRIMETIME基础应用
第13章 基于Prime Time的静态时序分析
附录A Physical 编译器时序收敛新方法
附录B Makefile实例详解
参考资料
还木有评论哦，快来抢沙发吧~